

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-186291

(43)Date of publication of application: 09.07.1999

(51)Int.CI.

H01L 21/338 H01L 29/812

(21)Application number: 09-355845

(71)Applicant: KYOCERA CORP

(22) Date of filing:

24.12.1997


(72)Inventor: WATANUKI KEN

## (54) FIELD-EFFECT TRANSISTOR

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a field-effect transistor which solves troubles that the gate deteriorates in breakdown voltage when the source is lessened in resistance, the source is decreased in resistance and the transistor deteriorates in mutual conductance (gm) when the gate is increased in breakdown voltage.

SOLUTION: A buffer layer 2, an active layer 3, and an ohmic contact layer 4 are successively laminated on a semiconductor substrate, a gate electrode 5 is provided on the active layer 3 and connected to it, and a source electrode 6 and a drain electrode 7 are provided onto the ohmic contact layer 4 as connected to it for the formation of a field-effect transistor, wherein an insulating film 8 is provided between the gate electrode 5 and the source electrode 6 and between the gate electrode 5 and the drain electrode 7 on the ohmic contact layer 4 respectively, and provided that a distance between the edge of the gate electrode 5 and



the insulating film 8 on the drain electrode side is represented by L1, a distance between the edge of the gate electrode 5 and the insulating film 8 on the source electrode side is represented by L2, L1 and L2 are so set as to satisfy a formula, L1>L2, a part of the active layer 3 located between the gate electrode 5 and the drain electrode 7 is completely or partly set thinner than the part of the active layer 3 between the gate electrode 5 and the source electrode 6 and smaller than the thickness a of the active layer 3 located under the gate electrode 5.

#### LEGAL STATUS

[Date of request for examination]

25.09.2001

[Date of sending the examiner's decision of

rejection

18.03.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

29/812

# (12) 公開特許公報(A)

(11)特許出題公開番号

## 特開平11-186291

(43)公開日 平成11年(1999)7月9日

(51) Int CI.4 H01L 21/338

識別記号

PΙ

H01L 29/80

Q

F

## 審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出顧番号

**特局平9-355845** 

(71) 出頭人 000006833

京セラ株式会社

(22)出題日

平成9年(1997)12月24日

京都府京都市伏見区竹田島羽殿町 6 番地

(72) 発明者 綿貫 泰

京都府相楽郡精華町光台3丁目5番地 京

セラ株式会社中央研究所内


### (54) 【発明の名称】 電界効果トランジスタ

#### (57) 【要約】

(修正有)

【課題】 ソース抵抗を下げればゲート耐圧が劣化し、 ゲート耐圧を大きくすればソース抵抗が増大し、相互コ ンダクタンス (gm) の劣化の原因になるという問題点 を解消した電界効果トランジスタを提供すること。

【解決手段】 半導体基板上に、パッファ暦2、活性暦 3、およびオーミックコンタクト度4を順次積層し、活 性層上にゲート電極5を接続して設けると共に、オーミ ック接触層上に、ソース電極6とドレイン電極7を接続 して設けた電界効果トランジスタにおいて、ゲート電極 とソース電極間、およびゲート電極とドレイン電極間の オーミック接触層 4 上に絶縁膜 8 を設け、ドレイン電極 側のゲート電極と絶縁膜との距離し $_1$ をソース電極側の ゲート電極と絶縁膜との距離してよりも長くし、ゲート 電極とドレイン電極間の活性層の一部か全部を、ゲート 電樹とソース電極との間の活性層、並びにゲート電極直 下の活性層の厚さaよりも薄く形成する。



特闘平11-186291

#### 【特許請求の範囲】

【節求項1】 半導体基板上に、パッファ磨、活性層、およびオーミックコンタクト磨を頗次積層して設け、前記活性離上にゲート電極を接続して設けると共に、前記オーミックコンタクト層上に、ソース電極とドレイン電極を接続して設けた電界効果トランジスタにおいて、前記ゲート電極とソース電極との間、および前記ゲート電極とドレイン電極との間の前記オーミックコンタクト層上に絶縁膜を設け、前記ドレイン電極側の前記ゲート電極と前記絶縁膜との距離が前記ソース電極側の前記ゲート電極と前記絶縁膜との距離よりも長いことを特徴とする電界効果トランジスタ。

【請求項2】 前記ドレイン電極側の前記ゲート電極と 前記絶縁膜との距離が1 μm以上で、前記ソース電極側 の前記ゲート電極と前記絶縁膜との距離が1 μm以下で あることを特徴とする請求項1 に記載の電界効果トラン ジスタ。

【請求項3】 半導体基板上に、パッファ層、活性層、およびオーミックコンタクト層を順次積層して設け、前記活性層上にゲート電極を接続して設けると共に、前記オーミックコンタクト層上に、ソース電極とドレイン電極を接続して設けた電界効果トランジスタにおいて、前記ゲート電極とドレイン電極との間の活性層の一部もしくは全部を、前記ゲート電極とソース電極との間の活性層、並びに前記ゲート電極直下の活性層よりも薄く形成したことを特徴とする電界効果トランジスタ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電界効果トランジスタに関し、特にチャネルが化合物半導体で形成された電界効果トランジスタに関する。

#### [0002]

【従来の技術および発明が解決しようとする課題】図3は、従来の電界効果トランジスタ(MESFET)の財情を示す図である。図3において、11は半絶縁である。図3において、11は半絶縁である。図3において、11は半絶縁である。などから成る義板、12はパックア暦、13はパート電極、16はソース電極、17はパース電極、13はゲート電極、16はソース電極である。このようなGaAsFETは、パカであるが大きいと相互のようなのないのに、ソース抵抗といなり、高周から、ソース抵抗といなり、高周からなどである。なおのでは、パート電極15とソースには、ソース抵抗により、ならに対するだけ、日直に対対がある。なおのでは、ゲート電板15とソースには、分面を正とであり、GaAsFETでは対し、は、ゲート電板15となり、GaAsFETでは対するドレイン電流1pの変化量であり、Cgm = d l p / d V GS)。

【0003】従来は、相互コンダクタンスの低下を防止するために、図3に示すように、ゲート電極15の直下の活性層13とオーミックコンタクト層14をエッチン

グ(リセスエッチング)で除去し、ゲート電極15とソース電極16との間の活性層13の厚みや、ゲート電極15とソース電極16との間のn+-GaAs層14の 関原を大きく保っておく方法が用いられていた。

【0004】しかしながら、このようにゲート電極15とソース電極16との間の活性層13やゲート電極15とソース電極16との間のn+ ーGaAs層14の膜を大きくすると、ゲート電極15とドレイン電極17回を大きくすると、ゲート電極15とドレイン電極17回を確保することがしばいため、ゲート耐圧Vbrの劣化が起こることがしばいため、ゲート耐圧Vbrの劣化が起こることがしばいため、ゲート耐圧Vbrの劣化が起こることがしばいため、ゲート耐圧Vbrの劣化が起こることがしばいたがになった。なお、ゲート耐圧Vbrの劣化が起こることがしばいたがになった。なお、ゲート耐圧Vbrの場合であり、その電流が流れはじめる際のゲート電圧の絶対値であり、その電流が流れたときのゲート電圧をもって、ーVbrと示すものである。Vbrはドレイン電流の降伏(破壊)特性を示すものである。

【0005】そこで、図4に示すように、酸化シリコンなどから成る絶繰膜18を用いる手法が用いられていからなさわち、半絶縁性G8ASや高球抗Siなファいらなる。すなわち、半絶縁性G8ASや高球抗パッファの52、nーGaASなどから成る活性層13よいの52を顕次積層して設けると共に、この52世層13上ににイン電極15を設け、オーミックコンタクト層14上に一クス電極15とソース電極16との間のオーミックコンタクト層14上に酸化シリコンタクト層14上に酸化シリコンタクト層14上に酸化シリコンなどから成る絶縁度18を設けたものである。

【0006】このように構成して、ドレイン電極17個のゲート電極15とn+ーGaAs層14との距離を確保でき、ゲート耐圧の劣化を防ぐようにしている。つまり、ゲート・ドレイン間に逆方向にゲートパイアスをかけると、ゲート直下のGaAs活性層13に生じるを支層がドレイン電極17個へ最大限に拡がる。この空乏層から発する電気力線のほとんどがゲート電極15にと気が禁中した。であるため、ゲートのドレイン端に電気力線が集中し、この部分の電界が大きくなり、やがては降伏に達するため、ケートのドレイン端からn+層との距離(空芝層中の電子密度に比例するため、ゲート面下のドレイン端からn+層との距離(空芝層の拡がる部分)が確保できれば、ゲート耐圧の劣化が防止できる。

【0007】ところが、ドレイン電極17側のゲート電極15とn\*ーGaAs層14との距離を長くすると、ゲート電極15とソース電複16との距離も必然的に長くなり、ソース抵抗が大きくなるという問題が発生する。

【0008】このように、従来の電界効果トランジスタ (MESFET)では、ソース抵抗を下げようとすれ ば、ゲート耐圧が劣化し、ゲート耐圧を大きくしようとすれば、ソース抵抗が増大して、相互コンダクタンス (gm) が低下するという問題があった。

【0009】本発明は、このような従来技術の問題点に 鑑みてなされたものであり、ソース抵抗を下げようとす れば、ゲート耐圧が劣化し、ゲート耐圧を大きくしよう とすれば、ソース抵抗が増大するという従来装置の問題 点を解消した電界効果トランジスタを提供することを目 的とする。

#### [0010]

【課題を解決するための手段】上記目的を達成するために、請求項1に係る電界効果トランジスタでは、半導体基板上に、パッファ度、活性層、およびオーミックコンタクト層を順次積度して設け、前記活性層上にゲート電極を接続して設けると共に、前記オーミックコンタトを発売して設けた電界効果トランジスタにおいて、前記ゲート電極とソース電極との間、および前記ゲート電極とドレイン電極側の前記ゲート電極と前記絶縁膜との節記メース電極側の前記ゲート電極と前記絶縁膜との距離が、前記ソース電極側の前記ゲート電極と前記絶縁膜との距離、前記ソース電極側の前記ゲート電極と前記絶縁膜との距離よりも長いことを特徴とする。

【0011】また、請求項3に係る電界効果トランジスタでは、半導体基板上に、パッファ層、活性層、およびオーミックコンタクト層を順次積層して設け、前記オーミックコンタクト層上に、ソース電極とドレイン電極を接続して設けた電界効果トランジスタにおいて、前記ゲート電極とドレイン電極との間の活性層の一部もしくは全部を、前記ゲート電極とソース電極との間の活性層、並びに前記ゲート電極とソース電極との間の活性層、並びに前記ゲート電極とソース電極との間の活性層、並びに前記ゲート電極直下の活性層よりも薄く形成した。【0012】

【作用】請求項1に係る電界効果トランジスタでは、ゲート電板とソース電極との間、およびゲート電極とドレイン電極との間のオーミックコンタクト層上に絶縁膜を設け、このゲート電極とドレイン電極側の絶縁膜との距離よりも長いことから、ソース抵抗を小さく維持しつつ、ゲート耐圧を大きくできる。

【0013】また、請求項3に係る電界効果トランジスタでは、ゲート電極とドレイン電極との間の活性層の一部もしくは全部を、前記ゲート電極とソース電極との間の活性層、並びに前記ゲート電極直下の活性層よりも薄く形成したことから、ソース抵抗を小さく維持しつつ、ゲート耐圧を大きくできる。

#### [0014]

【発明の実施の形態】以下、本発明の実施形態を添付図面に基づいて詳細に説明する。図1は、請求項1および 請求項3に係る電界効果トランジスタの一実施形態を示す断面図であり、1は基板、2はパッファ層、3は活性 暦、4はオーミックコンタクト層、5はゲート電極、6 はソース電極、7はドレイン電極、8は絶縁膜である。 【0015】基板1は、比抵抗が1×107~108Ω ・cm程度の半絶縁性GaAsや、比抵抗が1×102 ~103Ω・cm程度の高抵抗Siなどから成る。

【0016】この基板1上には、この基板1上に形成される半導体層中の転位密度を低減させると共に、半導体層表面の平滑性を確保するために、パッファ層2が形成される。このパッファ層2は、GaAs、AlGaAs、InGaAs、GaP、GaAsP、茲いはこれらの交互層などから成り、厚み0、1~3μm程度に形成される。

【0017】このパッファ層 2上には、活性層 3 が形成される。この活性層 3 は、シリコンなどの半導体不純物を  $1 \sim 3 \times 10^{17} \, \text{atoms} \cdot \text{cm}^{-3}$ 程度合有し、0.  $1 \sim 0$ .  $2 \, \mu$  m程度の厚みに形成される。この活性層 3 は、電界効果トランジスタのチャネル層として機能する。

【0018】この活性層 3上には、オーミックコンタクト層 4 が形成されている。このオーミックコンタクト層 4 は、シリコンなどの半導体不純物を  $1\times10^{18}\sim10^{19}$  a toms・ $cm^{-3}$ 程度含有し、厚み 0、 $1\mu m$ 程度に形成される。

【0019】ゲート電極5とソース電極6との間、およびゲート電極5とドレイン電極7との間のオーミックコンタクト層4上に絶縁膜8を設け、このドレイン電極7側のゲート電極5と絶縁膜8との距離し1が、ソース電極6側のゲート電極5と絶縁膜8との距離し2よりも長く形成されている。

【0020】図4に示すような構造を有する電界効果トランジスタにおいて、ゲート電極5と絶縁膜8との距離が0.4 $\mu$ mのときは、ゲート耐圧 $V_{br}$ は15V 程度であり、相互コンダクタンス $g_m$ は~100ms/mmであるが、ゲート電極5と絶縁膜8との距離が1 $\mu$ mのときは、ゲート耐圧 $V_{br}$ は30V 程度となり、相互コンダクタンス $g_m$ は~70ms/mmになる。したがって、ソース電極6個のゲート電極5と絶縁膜8との距離を0.4 $\mu$ mに設定して、ドレイン電極7側のゲート電極5と絶縁膜8との距離を1 $\mu$ mに設定すると、それぞれの距離における相互コンダクタンス $g_m$ とゲート耐圧 $V_{br}$ が得られる。

【0021】ソース電極6とドレイン電極7との間に電圧をかけると、ドレイン電極7側に拡がった空芝層から発する電気力線のほとんどが、ゲートのドレイン側に終端するため、キャリア密度の大きな層からの距離が小さいと破壊しやすくなる。

【0022】また、ゲート耐圧Vbrは、

 $\begin{aligned} V_{br} &= \left( \text{qNL}^2 \middle/ 2 \, \epsilon \, \text{L}_{eff} \, t \right) \, \text{x}^2 - \text{qNL} \middle/ \epsilon \\ &\left( \left( \text{L} \middle/ 2 \, \text{L}_{eff} \right) - \left( \text{a} \middle/ t \right) + \left( \epsilon \, \text{E} \middle/ \text{qNt} \right) \right) \\ &\text{x+const} \end{aligned}$ 

特開平11-186291

で表される。なお、ここで、 $\varepsilon$ はGaAsの誘電率、Nは活性歴のキャリア密度、Eは降伏時の電界であり、Leff は有効ゲート長である。Eは、通常、 $105\sim10$ 6 V/cmであるから、容易にわかるように活性層3の原厚xが薄ければゲート耐圧 $V_{br}$ は大きくなる。

【0023】次に、上記のような電界効果トランジスタの形成方法を図2に基づいて説明する。図2(a)に示すように、基板1上にMBE法やMOCVD法によって、高抵抗パッファ暦2、活性層3、およびオーミックコンタクト層4を順次積層して形成する。さらに、CVD法やスパッタリング法で、SiO2などから成る絶疑 膜8を約0、3μm程度の厚みに形成する。

【0024】次に、ゲート電極5を形成するための開口パターンを有するフォトレジスト膜9を形成して、このフォトレジスト膜9をマスクとしてパッファフッ酸を用いた等方性のエッチングにより、絶経膜8をエッチングして関口部Hを拡大した後、その絶経膜8をマスクとして酸系のエッチャントを用いてオーミックコンタクト暦4の厚み方向の全部と活性層3の一部をエッチングしてリセス領域を形成する。

【0025】次に、ゲート部に高融点金属であるT;/A」などから成るゲート電極5を図2(b)のように蒸 着してリフトオフする。

【0026】さらに、ゲート電極5とソース電極6間の活性層3、およびゲート電極5全体をエッチンを傾用するクでカパーして、図2(c)のように、ゲート電極3とドレイン電極7側の活性層3、オーミックコンタクトに、および絶縁膜8を幅方向にエッチングすると共に、活性層3の厚み方向の一部をエッチングする。この影響がソース電極6側のゲート電極5と絶縁膜8との距離よりも長く設定したり、ゲート電極5と光線との距離よりも長く設定したり、ゲート電極5とソース電極6との間の活性層3を、ゲート電極5とソース電極6との間の活性層3よりも厚く形成できる。

【0027】次に、オーミックコンタクト層4上にソース電極6とドレイン電極7を形成するための開ロパターンを図2(d)のように形成し、絶縁度8をバッファフッ酸でエッチングした後、オーミックコンタクト層4上にAuGe/AuXはAuGe/Ni/Auから成るソース電荷6とドレイン電極7となる金属膜を蒸着してリフトオフによりパターニングし、熱処理して合金化することにより、図1に示すような構造の電界効果トランジスタが完成する。

[0028]

【発明の効果】以上のように、請求項1に係る電界効果 トランジスタによれば、ゲート管極とソース管極との 間、およびゲート電極とドレイン電極との間のオーミッ クコンタクト層上に絶縁度を設け、ドレイン電極側のゲ 一ト電極と絶縁度との距離がソース電極側のゲート電極 と絶縁膜との距離よりも長くなるように設定したことか ら、従来例と比較して、ゲート電極とドレイン電極側の n+ -GaAs層との距離を確保することができ、ゲー ト耐圧が約2倍となった。また、ゲート耐圧の低下を誘 発することなく、ソース抵抗を小さくできるため、高周 波帯での相互コンダクタンス gm を大きくでき、かつ電 流利得運断周波数「Tを高くできる。また、ゲート耐圧 Vbrを大きくできるため、ドレイン電圧のスイング幅を 大きくとることができ、最大出力を大きくできる。した がって、高出力用の電界効果トランジスタ(MESFE T)の高出力化、高効率化が可能となる。

【0029】また、請求項3に係る電界効果トランジスタによれば、ゲート電極とドレイン電極との間の活性層の一部もしくは全部を、前記ゲート電極とソース電極との間の活性層、並びに前記ゲート電極直下の活性層とも薄く形成したことから、従来のマスク位置あわせインをのみでゲート耐圧Vbrを大きくできるため、ドレイカを大きへできる。また、ゲート耐圧の低下を誘発することなってきる。また、ゲート耐圧の低下を誘発することなってきる。また、ゲート耐圧の低下を誘発することなくソース抵抗を小さくできるため、相互コンダクタをスタース抵抗を小さくできるため、相互コンダクタをなくアース抵抗を小さくできるため、用の電界効果トランジなの、MESFET)の高出力化、高効率化が可能となる。

#### 【図面の簡単な説明】


【図1】本発明に係る電界効果トランジスタを示す断面 図である。


【図2】本発明に係る電界効果トランジスタの製造方法 を示す工程図である。


【図3】従来の體界効果トランジスタを示す断面図である。

【図4】従来の他の電界効果トランジスタを示す断面図である。

#### 【符号の説明】







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: \_\_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.